本文介绍了一种采用芯和半导体的 Metis 工具实现封装与 RDL 层快速建模与联合仿真 的方法。首先介绍了如何快速使用.mcm 文件与 GDS 文件建立模型。其次介绍如何利用软件 将其联合进行仿真，并与 HFSS 仿真结果进行了对比。一键式的建模极大地简化了操作流程， 且仿真结果跟 HFSS 吻合较好。

本文研究了高速串行链路的后仿真流程，通过 Xpeedic 的高速链路仿真软件 ChannelExpert，跟随引导完成高速串行链路的连接关系和模型建立。分析串扰的仿真情况并 最后输出仿真结果。

本文介绍了采用芯和半导体的 EDA 仿真工具 Hermes SI 和 ChannelExpert 进行芯片、 封装和 PCB 联合仿真的方法和操作流程，为快速实现芯片、封装和 PCB 联合仿真提供一种 新的解决方案，以满足高速全链路仿真需求。

本文介绍了一套针对高速互连器件进行信号完整性测量和数据后期处理的标准解决方案。

本文研究了玻纤效应对差分对skew的影响，通过Xpeedic 的传输线仿真软件TmlExpert仿真分析得出传输线与玻纤的角度不同时，差分对的skew会有所不同，同时仿真得到了不平行时skew随着传输线长度增加而近似正弦的变化规律。

为了提高 S 参数合并的效率、减少繁琐的人为操作，芯和半导体 SnpExpert 提供了四 种快速实现 S 参数合并的方法：

1) 通过在软件界面手动配置实现 S 参数合并；
2）由 Python 脚本自动实现 S 参数合并；
3）通过导入 csv 文件自动实现 S 参数合并；
4）按命名规则自动 实现 S 参数合并

本文介绍了采用芯和半导体ViaExpert对BGA扇出区域做快速建模与仿真，通过调整BGA扇出区域过孔的排列方式来优化Serdes信号之间的串扰，同时介绍了通过ViaExpert快速编辑过孔的Pad（焊盘）、Antipad（反焊盘）等参数来优化过孔的阻抗。

本文介绍了一种TOD去嵌及快速Dk/Df提取的方法。借助芯和半导体的S参数处理工具，为设计人员提供了一种简单的方法，来实现从测量数据中去嵌夹具、取DUT特性。这对于对称和非对称夹具结构的测试、测量和Dk/Df提取至关重要。

Heracles是第一款用于高速设计的SI验收工具，它集成了一种全新的混合全波电磁场求解器，其精度与传统的3D求解器相同，但速度提高了一个数量级。混合求解器利用PCB的层叠结构特性，采用逐层分解的思想来降低问题的复杂性，实现对全板串扰分析扫描速度的提升。

本文介绍了一种简单准确的S参数去嵌入校准方法。