PDK 模型的质量对于 RFIC 设计者来说至关重要。通常代工厂所提供的 PDK 模型是一组 由多物理参数组合而成的数学公式，该模型通常根据有限的测量样本或者仿真数据拟合而成。

工艺设计包（PDK）是为模拟/射频混合信号IC设计而提供的完整工艺文件集合，是沟通IC设计公司、代工厂和EDA公司的桥梁，是设计公司用来做验证的基石。

IRIS Plus提供了一款独立的三维EM仿真工具，支持IRIS工程文件以及GDS文件的导入，并且集成了蛇形绕线模板建模，射频集成电路模板建模以及射频PCB模板建模，让设计人员能够快速执行 EM 仿真。

随着无线通信和移动通信技术的迅猛发展，市场对小型化、高性能、轻量化和低成本的要求愈发迫切，RFIC作为随着IC工艺改进而出现的一种新型射频器件快速的代替了使用分立半导体器件的混合电路。

随着电子技术和集成电路技术的不断进步，半导体工艺的迅猛发展以及人们对信息高速化、宽带化的需求，高速通信链路设计已经成为电子产品研制的一个重要环节，信号完整性问题也逐渐成为当今高速通信链路设计的一大挑战。

ChannelExpert 通过内置先进的电路和电磁场仿真引擎，提供了一种快速、准确和简单的方法来评估和分析高速通道信号完整性问题。

本文介绍了一种采用芯和半导体的 Metis 工具实现封装与 RDL 层快速建模与联合仿真 的方法。首先介绍了如何快速使用.mcm 文件与 GDS 文件建立模型。其次介绍如何利用软件 将其联合进行仿真，并与 HFSS 仿真结果进行了对比。一键式的建模极大地简化了操作流程， 且仿真结果跟 HFSS 吻合较好。

本文研究了高速串行链路的后仿真流程，通过 Xpeedic 的高速链路仿真软件 ChannelExpert，跟随引导完成高速串行链路的连接关系和模型建立。分析串扰的仿真情况并 最后输出仿真结果。

本文介绍了采用芯和半导体的 EDA 仿真工具 Hermes SI 和 ChannelExpert 进行芯片、 封装和 PCB 联合仿真的方法和操作流程，为快速实现芯片、封装和 PCB 联合仿真提供一种 新的解决方案，以满足高速全链路仿真需求。

本文介绍了一套针对高速互连器件进行信号完整性测量和数据后期处理的标准解决方案。