PCIe

研华科技正式推出CLB 4.0 / 5.0测试治具套装DMS-BC35。该套装支持从Gen1至Gen5的全速率测试，并提供完整的线缆、损耗嵌入参数、可选CMTS切换盒与可选自动化软件，帮助客户快速搭建测试环境，可用于高速硬件开发的各个环节，大幅提升信号完整性测试效率与一致性。

降速桥种类较多，如PCIe降速桥、以太网降速桥、MIPI降速桥等。本文主要介绍亚科鸿禹PCIe Gen5降速桥的原理及特点。

以 PCIe 架构实现灵活内存扩展，助力边缘 AI 与高频实时计算

澜起科技今日宣布，率先在国内推出基于PCIe 6.x/CXL 3.x标准的高性能有源电缆（AEC，Active Electrical Cable）解决方案。

在数字经济飞速发展的今天，数据传输速率已成为硬件性能突破的核心瓶颈。作为国内首款适配中端FPGA的PCIe Gen4高速接口方案，钛金高速接口的闪亮登场

手把手带你完成：环境搭建、硬件配置、驱动移植、系统编译到最终的上板测试验证，目标是帮你快速在你的MPSoC项目上实现类似的高速DMA互连！

PCI Express（PCIe）是第三代I/O总线标准，取代传统PCI/PCI-X总线成为现代数据采集系统的核心接口。其核心价值体现在：

Tx Presets 是 PCIe 发送端预定义的均衡设置，包括预加重（pre-emphasis）和去加重（de-emphasis）参数。该测试的目的是检查被测设备（DUT）在选择不同预设值时的表现情况。

本文将从行业角度出发，探讨PCIe M.2接口测试的现状、挑战以及泰克提供的创新解决方案。

今天熊猫君分享一个基于AMD AU15P FPGA的SLVS-EC桥PCIe设计方案。