SmartDV

随着现代芯片的复杂性不断提高，验证成为芯片设计过程中最耗时和费力的部分，许多芯片设计项目通常要耗费大约60%-80%的项目资源用于验证

随着现代芯片的复杂性不断提高，验证成为芯片设计过程中最耗时和费力的部分，许多芯片设计项目通常要耗费大约60%-80%的项目资源用于验证，并且还成为了整个设计过程中的瓶颈，能否顺利完成验证成为了决定芯片上市时间（TTM）和项目整体成本的关键。

作为长期植根中国的全球领先的集成电路知识产权（IP）提供商，SmartDV一直在跟踪人工智能（AI）技术以及它对各个细分芯片领域的推动作用，同时也在不断地推出新的诸如IP、验证IP （VIP）和Chiplet这样的产品和服务，支持客户迅速开发AI SoC等新一代智能应用芯片去把握AI技术带来的新机遇。

随着AI技术向边缘和端侧设备广泛渗透，芯片设计师不仅需要考虑在其设计中引入加速器，也在考虑采用速度更快和带宽更高的总线和接口来传送数据。

双方的合作将增强符合ISO 26262标准的车联网（V2X）系统的通信和连接能力，加速实现更安全、更智能的汽车系统和车辆创新

快速、可靠且高性价比的定制IP模式提升芯片设计公司竞争力

Sanjana Velma于2024年8月加入了全球领先的硅知识产权（IP）开发商SmartDV Technologies担任应用工程师，她在这里发现了硅IP领域内的一种真正重视协作、创造力和创新能力的职场文化。

本系列文章从数字芯片设计项目技术总监的角度出发，介绍了如何将芯片的产品定义与设计和验证规划进行结合

进入2024年，全球RISC-V社群在技术和应用两个方向上都在加快发展，中国国内的RISC-V CPU IP提供商也在内核性能和应用扩展方面取得突破。从几周前在杭州举行的2024年RISC-V中国峰会以及其他行业活动和厂商活动中，可以清楚地看到这一趋势。

文章从介绍使用预先定制功能即IP核的必要性开始，通过阐述开发ASIC原型设计时需要考虑到的IP核相关因素