国产EDA新突破，英诺达推出RTL功耗优化工具！ winniewei / 周四, 20 三月 2025 - 09:59 英诺达（成都）电子科技有限公司隆重推出芯片设计早期RTL级功耗优化工具—EnFortius® RTL Power Explorer（ERPE），该工具可以高效、全面地在RTL设计阶段进行功耗优化机会的分析和探索，帮助设计师最大程度地减少芯片的功耗。 阅读更多 关于 国产EDA新突破，英诺达推出RTL功耗优化工具！登录或注册以发表评论
Cadence 推出 Joules RTL Design Studio，将 RTL 生产力和结果质量提升到新的高度 winniewei / 周一, 17 七月 2023 - 14:06 将 RTL 收敛速度加快 5 倍，结果质量改善 25% 阅读更多 关于 Cadence 推出 Joules RTL Design Studio，将 RTL 生产力和结果质量提升到新的高度登录或注册以发表评论
国产EDA数字全流程生态圆桌：多方聚力，打通从RTL到GDSII自主链路 winniewei / 周二, 3 十一月 2026 - 11:05 10月28日，概伦电子及生态伙伴2026技术研讨会在上海浦东嘉里大酒店顺利举办。上午的主论坛，同时启动了共建国产EDA数字全流程生态，概伦电子联合鸿芯微纳、启芯领航、玖熠科技多方聚力，打通从RTL到GDSII自主链路。 阅读更多 关于 国产EDA数字全流程生态圆桌：多方聚力，打通从RTL到GDSII自主链路登录或注册以发表评论
Cadence 拓展ChipStack AI Super Agent，新增面向 RTL 生成与早期 PPA 优化的智能体 judy / 周一, 28 九月 2026 - 15:30 全新AI 智能体依托核心 EDA 技术，可根据规格创建 RTL，并以签核级质量与性能升级 RTL，在与本田的早期试验中已完成验证 阅读更多 关于 Cadence 拓展ChipStack AI Super Agent，新增面向 RTL 生成与早期 PPA 优化的智能体登录或注册以发表评论
从RTL到Bitstream：FPGA时序与功耗收敛的避坑指南 winniewei / 周日, 20 九月 2026 - 10:00 做FPGA，最容易产生一种错觉：仿真通过了，功能跑通了，项目就差不多了。实际上，真正让工程师头疼的往往从这里才开始。 阅读更多 关于 从RTL到Bitstream：FPGA时序与功耗收敛的避坑指南登录或注册以发表评论
RTL功耗分析与优化技术，重塑能效设计范式 winniewei / 周二, 14 七月 2026 - 09:07 面对高性能计算带来的能耗赤字，集成电路的功耗已不再仅仅是一个设计参数，而是决定芯片能否突破物理极限、实现可持续性能释放的核心壁垒。特别是在3DIC和Chiplet架构日益普及的背景下，系统级功耗和热管理成为了新的瓶颈。 阅读更多 关于 RTL功耗分析与优化技术，重塑能效设计范式登录或注册以发表评论