PCIe

本文提供了针对 PCIe 系统中 ATS（地址翻译服务）失效消息问题（ATS Invalidation message）的排查指南

本文将深入探讨光纤传输 PCIe 领域，这一解决方案有望解决数据中心激增的带宽需求。我们将探讨资源限制、延迟挑战和能耗。

AMD Xilinx的Versal器件中的PCIe IP，也可以作为PCIe Host。 AR76647 提供了相关驱动。

Flashtec® NVMe® 5016 控制器经过优化，可管理不断增长的企业和数据中心工作负载

本文则为大家简单介绍一下PCIe标准的演进历史以及各代PCIe标准之间的主要差异。

Xilinx FPGA PCIe IP核接口介绍——PCIe接口专栏(三)

由 judy 提交于周四, 25 七月 2024 - 09:46

很多初学者刚开始看到PCIe IP文档时，不太懂Xilinx PCIe IP核主要的数据接口：CC、CQ、RQ、RC。本文主要就是对这些接口做详细的介绍，希望能答疑解惑。

近日，浪潮信息前瞻性布局的PCIe光互连技术方案顺利通过原型样机验证。该方案实现了混合速率线性光传输，解决了PCIe协议与光传输技术之间的兼容性问题。

配置管理接口可用于客户对PCIE的配置空间进行读写，本篇blog主要介绍配置管理接口的使用方法及其验证。

正常情况下， PCIe EP和Host同时启动，Host给EP提供参考时钟，双方协商后建立PCIe链路。