由于开关电源的开关特性，容易使得开关电源产生极大的电磁兼容方面的干扰，作为一个电源工程师、电磁兼容工程师，或则一个 PCB layout 工程师必须了解电磁兼容问题的原因已经解决措施，特别是 layout 工程师，需要了解如何避免脏点的扩大，本文主要介绍了电源 PCB 设计的要点。

<strong>layout与PCB的29个基本关系 </strong>

1、几个基本原理：任何导线都是有阻抗的；电流总是自动选择阻抗最小的路径；辐射强度和电流、频率、回路面积有关；共模干扰和大 dv/dt 信号对地互容有关；降低 EMI 和增强抗干扰能力的原理是相似的。

2、布局要按电源、模拟、高速数字及各功能块进行分区。

3、尽量减小大 di/dt 回路面积，减小大 dv/dt 信号线长度（或面积，宽度也不宜太宽，走线面积增大使分布电容增大，一般的做法是：走线的宽度尽量大，但要去掉多余的部分），并尽量走直线，降低其隐含包围区域，以减小辐射。

1.设计应按一定顺序方向进行，例如可以由左往右和由上而下的顺序进行

2.布线条宽窄和线条间距要适中，电容器两焊盘间距应尽可能与电容引线脚的间距相符;

3.设计布线图时走线尽量少拐弯，力求线条简单明了。

4.设计布线图时要注意管脚排列顺序，元件脚间距要合理。

<center><img src="http://mouser.eetrend.com/files/2018-04/wen_zhang_/100011166-39351-dian…; alt=“” width="600"></center>

5.布线方向：

从焊接面看，元件的排列方位尽可能保持与原理图相一致，布线方向最好与电路图走线方向相一致，因生产过程中通常需要在焊接面进行各种参数的检测，故这样做便于生产中的检查，调试及检修(注：指在满足电路性能及整机安装与面板布局要求的前提下)。

<strong>Part I PCB布局指南十个简单规则</strong>

<strong>电容模型</strong>

<center><img src="http://mouser.eetrend.com/files/2018-04/wen_zhang_/100011050-38908-d1.j…; alt=“” width="600"></center>

<strong>电容参数</strong>

将PCB原理图传递给版图(layout)设计时需要考虑的六件事。提到的所有例子都是用Multisim设计环境开发的，不过在使用不同的EDA工具时相同的概念同样适用哦!

<center><img src="http://mouser.eetrend.com/files/2018-03/wen_zhang_/100010851-38071-dian…; alt=“” width="600"></center>

<strong>初始原理图传递</strong>

通过网表文件将原理图传递到版图环境的过程中还会传递器件信息、网表、版图信息和初始的走线宽度设置。

<strong>下面是为版图设计阶段准备的一些推荐步骤：</strong>

1.将栅格和单位设置为合适的值。为了对元器件和走线实现更加精细的布局控制，可以将器件栅格、敷铜栅格、过孔栅格和SMD栅格设计为1mil.

<strong>前言</strong>

USB是一种快速、双向、同步传输、廉价、方便使用的可热拔插的串行接口。由于数据传输快，接口方便，支持热插拔等优点使USB设备得到广泛应用。目前，市场上以USB2.0为接口的产品居多，但很多硬件新手在USB应用中遇到很多困扰，往往PCB装配完之后USB接口出现各种问题：

比如通讯不稳定或是无法通讯，检查原理图和焊接都无问题，或许这个时候就需怀疑PCB设计不合理。绘制满足USB2.0数据传输要求的PCB对产品的性能及可靠性有着极为重要的作用。

USB协议定义由两根差分信号线（D+、D-）传输数字信号，若要USB设备工作稳定差分信号线就必须严格按照差分信号的规则来布局布线。根据笔者多年USB相关产品设计与调试经验，总结以下注意要点：

1、在元件布局时，尽量使差分线路最短，以缩短差分线走线距离（√为合理的方式，×为不合理方式）；

<strong>引言</strong>

如今的电源市场，拼体积、拼价格、拼性能，如何做到这3点就需要一个经验丰富的Layout工程师。

<strong>1、静电打坏IC</strong>

1、VCC电容跟VCC脚越近越好。如下图VCC电容与IC脚太远，静电和耐压都会打坏IC，当然这还要看芯片的抗ESD能力。

<center><img src="http://mouser.eetrend.com/files/2017-11/wen_zhang_/100009118-30670-d1.j…; alt=“” width="600"></center>

2、单点接地，静电和耐压的回路是一样的，首先我们搞清楚它的回路基本就清晰了，主要2个部分，Y电容，变压器初次级寄生电容。所以这2个器件的地在允许的情况下尽量单点接地，防止打坏IC。

随着半导体技术和深压微米工艺的不断发展,IC的开关速度目前已经从几十M H z增加到几百M H z,甚至达到几GH z。在高速PCB设计中,工程师经常会碰到误触发、阻尼振荡、过冲、欠冲、串扰等信号完整性问题。本文将探讨它们的形成原因、计算方法以及如何采用Allegro中的IBIS仿真方法解决这些问题。1信号完整性定义信号完整性(Signal Integrity,简称SI)指的是信号线上的信号质量。信号完整性差不是由单一因素造成的,而是由板级设计中多种因素共同引起的。破坏信号完整性的原因包括反射、振铃、地弹、串扰等。随着信号工作频率的不断提高,信号完整性问题已经成为高速PCB工程师关注的焦点。2反射2.1反射的形成和计算传输线上的阻抗不连续会导致信号反射,当源端与负载端阻抗不匹配时,负载将一部分电压反射回源端。差分线传输信号解决了不少问题。