ADC时钟极性与启动时间 cathy / 周四, 13 九月 2018 - 13:52 根据定义,高速模数转换器(ADC)是对模拟信号进行采样的器件,因此必定有采样时钟输入。某些使用ADC的系统设计师观测到,从初始施加采样时钟的时间算起,启动要比预期慢。出人意料的是,造成此延迟的原因常常是外部施加的ADC采样时钟的启动极性错误。 许多高速ADC的采样时钟输入具有如下特性: 阅读更多 关于 ADC时钟极性与启动时间登录或注册以发表评论