硬件电路设计之“时钟系列之“晶体””
本文主要介绍晶体的负载电容及计算方法,及其硬件设计。
<strong>1、负载电容</strong>
晶体元件的负载电容是指在电路中跨接晶体两端的总的外界有效电容。是指晶振要正常振荡所需要的电容。一般外接电容,是为了使晶振两端的等效电容等于或接近负载电容。要求高的场合还要考虑IC输入端的对地电容。应用时一般在给出负载电容值附近调整可以得到精确频率。负载电容的大小主要影响负载谐振频率和等效负载谐振电阻。
<strong>2、计算方法</strong>
两个电容C<sub>g</sub>、C<sub>d</sub>(此电容称为Trim电容(Trimmer Capacitor微调电容))通过地串联又与晶振并联,并与其他杂散电容并联。负载频率不同决定振荡器的振荡频率不同。标称频率相同的晶体,负载电容不一定相同。因为石英晶体振荡器有两个谐振频率,一个是串联谐振频率(低负载电容的晶振);另一个为并联谐振频率(高负载电容的晶振)。所以,标称频率相同的晶振互换时还必须要求负载电容一致,否则会造成电器工作不正常。
一般选择Cg、Cd值要比其他杂散电容高8~10倍,来减少杂散电容影响。一般IC引脚杂散电容约为2~3pF。
秒懂时钟Part 12-噪声源时钟树第2部分案例
在本篇文章——噪声源时钟树第2部分案例中,我们将更详细地讨论如何计算包含抖动衰减器的噪声源时钟树的总抖动。同时还将提供测量和相关数据表示例。
<strong>概述</strong>
在第1部分中,我们首先讨论了低抖动源规范时钟树和如何通过RSS计算总抖动,并回顾了抖动传递,抖动生成和加性抖动等术语。 接着我介绍噪声源时钟树,添加抖动衰减的动机,以及如何计算其总抖动。
正如上一单元所提及,跟随时钟信号从时钟树组件到接收器或目的地,将被视为处理相位噪声最好的系统。 也就是说,如果我们知道每个时钟树组件的相位噪声特性,我们就应该能够在特定的抖动带宽上估计结束时钟相位噪声及其相位抖动。
我认为这种方法更普遍性和准确性——它可应用于所有类型的时钟树,有噪声源和抖动衰减器或没有噪声源和抖动衰减器。
<strong>基本理念</strong>
一般方法如下所示。每个时钟树可看作级联相位噪声处理元件,并可从常规意义上建模为抖动生成(JGEN)相位噪声的RSS与抖动传递函数(JTF),一并应用于缩放输入时钟相位噪声。
这是因为缩放使得对RSS有贡献的组件都处于相同的载波频率。 在以下的例子中,将会呈现更加清晰得细节。
秒懂时钟Part 11-噪声源时钟树第1部分案例
<strong><font color="#FF0000">作者: Silicon Labs</font> </strong>
在本单元秒懂时钟系列——噪声源时钟树第1部分案例,我们将超越原型或“标准”时钟树。我将对添加抖动衰减器的动机及其对时钟树抖动估计的影响进行讨论,所以让我们开始吧。
<strong>准时钟树</strong>
板级时钟树或时钟分配网络,例如数据中心应用,通常用晶体或低抖动XO(晶体振荡器)来描述,其连接到时钟发生器,后跟一个或多个缓冲器,如下所示。这就是我所说的标准时钟树:
<center><img src="http://mouser.eetrend.com/files/2018-12/博客/100016123-54139-sz1.jpg" alt=“” width="600"></center>
分页
- 页面 1
- 下一页