顾名思义,锁相环(PLL)使用鉴相器比较反馈信号与参考信号, 将两个信号的相位锁定在一起。虽然这种特性有许多用武之地,但是 PLL 如今最常用于频率合成,通常充当上变频器/下变 频器中的本振(LO),或者充当高速 ADC 或 DAC 的时钟。
或许,我们很少注意这些电路中的相位行为。但随着对效率、带宽和性能的需求日益增长,RF 工程师必须推出新技术来提高频谱和功率效率。信号相位的重复性、可预测性和可调性在现代通信和仪器仪表应用中均起到日益重要的作用。
<strong>一切都是相对的</strong>
关于相位测量,如果不是相对于另一个信号或相对于原始相位则毫无意义。例如,使用矢量网络分析仪(VNA)对放大器之类的两端口网络进行相位测量,就是相对于输入相位ANG(S21)测量输出相位的。单输入相位指相对于入射相位ANG(S11)的反射相位。在 PLL 合成器上,相位测量指的是相对于输入参考相位的测量或 信号间的相位测量。任何相位测量的理想状态就是测得与原始相位相比的精确期望值,但是非线性、非理想性、温差和电路板迹线以及其他制造差异都会使得相位在信号生成中更容易发生改变。对于本文而言,“同相”是指幅度和时序特性相同的信号;确定性相位是指信号之间的相移是已知和可预测的。