<strong><font color="#FF0000">作者：Guy Hoover </font> </strong>
“在依然能够获得良好 SNR 结果的情况下，最差情况的 ADC 时钟可怎样呢?”虽然从来没有客户直接向我提及这一问题，但我的确定期地被问到有关采用不适合高分辨率 ADC 的时钟源之问题。——Guy Hoover
通常，它需要一个可具有高达 1nsRMS 抖动的函数发生器。常常需要采用一个高质量的 RF 发生器或晶体振荡器以从 16 或 18 位 ADC 获得最佳的 SNR 值，即使在相对较低的输入频率下也不例外。本文我将使用安装了 LTC2389-18 2.5Msps 18 位 ADC 和 LTC PScope 软件的 DC1826A-A 演示板，来说明抖动对于 SNR 性能的影响以及怎样降低一个噪声时钟源的抖动。
作为基线，DC1826A-A 的时钟输入采用一个罗德与施瓦茨 SMB100A RF 发生器来驱动，并由 Stanford Research SR1 提供模拟输入。结果是图 1 中的 PScope 数据，其产生一个 98.247dBFS SNR。
