串扰

本文将深入探究近端串扰与远端串扰的差异，了解其产生原理及其与信号交互之间的相互作用。

提升集成电路中的介电层性能可以在现在和未来的存储器和逻辑电路发展中产生巨大的战略影响

本文列举一些减少串扰的PCB布线规则

本期我们就以不同模态下的串扰对信号时延的影响继续通过理论分析和仿真验证的方式跟大家一起进行探讨

本白皮书介绍了一种减少1毫米间距的BGA器件中铜线间串扰的技术。

随着半导体技术的高速发展，现今电子产品工作频率越来越高，这种增加的频率会导致信号边缘响应更加陡峭。并且由于电路板设计得越来越紧凑，布线越来越密，导致串扰问题也在日益激增。

今天给大家分享一个串扰引发损耗变大的问题。这类问题经常出现在小型化的产品、连接器、线缆等产品中。

高速PCB设计中的串扰分析由于高速数据传输率和紧密耦合的布线而变得越来越重要。

串扰是两条信号线之间的耦合、信号线之间的互感和互容引起线上的噪声。容性耦合引发耦合电流，而感性耦合引发耦合电压。PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。

本文主要介绍PCB设计中常见的“3W原则”。

什么是“3W原则”

在PCB设计时，为了减少线间串扰，经常会听说“3W原则”、“20H原则”、“五五规则”等，下面就具体来介绍一下3W原则。3W原则其实就是为了减小串扰，让走线与走线之间保持3倍线宽的间距，这就是所谓的3W规则。